VHDL

VHDL (Very High Speed Integrated Circuit Hardware Description Language) wird seit den 70er Jahren entwickelt und vor allem im ASIC (Application Specific Integrated Circuit) Design eingesetzt. Zusätzlich wurden in diesem Fachbereich schon sehr bald Werkzeuge entwickelt, welche VHDL Code in eine sogenannte Gatter-Netzliste umwandeln können. Dieser Vorgang wird als Synthese bezeichnet. Mit dem Output kann eine vertiefte Simulation gefüttert und das Design weiter debugged werden. Hier kommen Realwerte (z.B. elektrische Verzögerungen) zur Logik dazu. Jetzt kann "more realworld" geprüft werden, ob die Schaltung das vorgegebene Zeitverhalten der Spezifikation einhält. Ebenso erhält man nach der Synthese eine Schätzung bezüglich der Größe, Stromaufnahme usw. der Schaltung, was wieder mit der ursprünglichen Spezifiaktion verglichen werden kann. Der Chip ist nun noch nicht fertig, aber weit ist es von hier aus nicht mehr. Auch das Layout und die Fertigungswerte werden schon lange mit Hilfe von Werkzeugen, die man vereinfacht Silicon Compiler nennt, erstellt. HW und SW Design sind konzeptuell so ziemlich gleich. Übrigens lizensiert man für einen ASIC oftmals sogenannte Prozessorkerne von Zilog(Z80) Intel (x86) oder TI (z.B. ARM-Implementation) und hat dann eine CPU für ein Handy mit ganz schön viel in Silicon gebrannter SW-Zusatzfankschn.

Bei der Verwendung von VHDL und FPGAs (Field Programmable Gate Array) liegt das Problem darin, den schon in boolsche Form gebrachten VHDL Code in die Strukturen des FPGAs, die CLBs, zu bringen. Die (abstrakte) HW ist da ja schon vorher fertig.

Der auch schon nicht mehr so neueste Schrei bei diesen Jungs (und eher wenig Mädels) ist HW/SW-Codesign oder auch 3^rd bubble. More about this some other time.